QuartusのFIFO IPのコンポーネント呼び出し

MegaWizard Plug-In. Managerには屈しない. <a name='more'></a> QuartusはRAMとかFIFOとかPLLはIPで用意されている. RAMは記述から推測されるので, HDLでそのまま記述できる[[1](#alt_hdl)]. しかしFIFOやPLLは記述で推測させる事はできないので, 基本的にはQuartusを起動してGUI(MegaWizard Plug-In. Manager)でポチポチするしかない. といってもQuartusから生成されるHDLを参考にすれば, コンポーネントからIPの呼び出しができる. 以下, ソースコード. [https://github.com/toms74209200/FIFO_IP](https://github.com/toms74209200/FIFO_IP) Intel(altera)[[2](#fifo)]のユーザーガイドにある通りに設定していけば良い. というか上のソースコードはほとんどQuartusから生成されたHDLをそのままパク...利用させていただいた. 設定するところなんてビット幅とワード数とshowaheadくらいなので, 圧倒的に楽. intended_device_familyはきちんと設定しなくてもコンパイルできる. 設定させる意味とは. PLLも同じようにコンポーネントから呼び出すことができるが, 設定がものすごく多いのでけっこう大変そう. ## 参考 [1]<a name="alt_hdl"></a> [6. 推奨される HDL コーディング構文](https://www.intel.co.jp/content/dam/altera-www/global/ja_JP/pdfs/literature/hb/qts/qts_qii51007_j.pdf) [2]<a name="fifo"></a> [FIFO Intel® FPGA IP User Guide](https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/ug/ug_fifo.pdf)